| 1. | |
의용회로시스템개요 | 의용회로시스템의 주요 개념 및 예시 |  |
|
의용회로시스템개요2 | 혼성신호 회로의 개념, 본 수업의 개요 | |
|
| 2. | |
수 개념 및 로직게이트1 | 논리 값, 수 개념, 기본 이론 | |
|
수 개념 및 로직게이트2 | 로직게이트 개념, 예시, 회로 구현 시 고려사항 | |
|
| 3. | |
논리게이트 및 PSPICE 시뮬레이션1 | 조합논리회로 주요 게이트, 진리표, 타이밍도 해석 | |
|
논리게이트 및 PSPICE 시뮬레이션2 | PSPICE를 이용한 논리회로 설계 및 시뮬레이션 | |
|
| 4. | |
부울대수 및 카르노맵1-1 | 부울대수 개념, 주요 정리, 카르노맵 소개 | |
|
부울대수 및 카르노맵1-2 | 카르노맵을 이용한 조합논리회로 설계 | |
|
|
부울대수 및 카르노맵2 | 카르노맵을 이용한 SOP, POS 해석, 부울대수 단순화 | |
|
| 5. | |
Verilog소개 및 HDL기본문법1 | FPGA 및 HDL 소개, Verilog 언어의 기본 문법, 논리회로 설계 개념, Vivado 사용법 | |
|
HDL기본문법2-1 | icarus verilog 컴파일러를 이용한 시뮬레이션 환경, 논리/관계 연산자 | |
|
|
HDL기본문법2-2 | 비트단위 연산자, 조건 연산자, 행위수준 모델링 | |
|
| 6. | |
HDL조합논리회로1 | 모듈/인스턴스/포트 개념, if문을 이용한 조합논리회로 설계 | |
|
HDL조합논리회로2 | case문을 이용한 조합논리회로, 멀티플렉서, 인코더 | |
|
| 7. | |
HDL순차논리회로1-1 | 기억소자(래치, 플립플롭), D f/f의 verilog 구현 | |
|
HDL순차논리회로1-2 | always 구문 문법, D f/f과 조합논리회로를 결합한 회로, 카운터 | |
|
| 8. | |
HDL순차논리회로2-1 | always 구문 작성 시 유의사항, 시프트 레지스터 실습 | |
|
HDL순차논리회로2-2 | 파라미터 문법, FSM 개념, 무어/밀리 머신의 개념 및 구성 | |
|
| 9. | |
FSM설계1 | 논리게이트를 이용한 FSM 설계, PSPICE를 이용한 검증 | |
|
FSM설계2 | Verilog를 이용한 FSM 설계 및 시뮬레이션 | |
|
| 10. | |
디지털시스템설계1 | 디지털 시스템 기반의 스톱워치 설계 및 시뮬레이션 | |
|
디지털시스템설계2 | 의료 초음파 시스템의 타이밍 컨트롤러 설계 | |
|
|
디지털시스템설계3 | PPG 신호의 기본 연산 및 가속도 맥파 복원 | |
대구광역시 동구 동내로 64(동내동 1119) 우)41061
COPYRIGHT keris. all rights reserved
페이스북
트위터
카카오톡
네이버밴드
링크복사
